-
DesignWare 112G 以太网 PHY IP 插损补偿能力
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求，支持FinFET工艺的一系列节点，具有领先的功耗、性能和面积，适用于高性能计算SoC芯片。
5:25
-
DesignWare 112G 以太网PHY IP JTOL 与ITOL 性能
该视频显示了台积电N7工艺中使用的新思科技112G以太网PHY IP以IEEE指定的误码率（BER）通过了抖动和干扰容限测试。具有领先的PPA的IP核可用于一系列先进的FinFET工艺中。
2:42
-
AI SoC聊天：用与AI的原始数学IP方案
了解AI芯片组开发中有关原始数学功能（浮点和整数数学）的市场趋势和挑战，以及DesignWare IP是如何提供帮助。
5:38
-
新思科技（Synopsys）与英特尔（Intel） Full System PCIe 5.0的完整系统互通互操作成功
本视频展示了新思科技DesignWare PCIe 5.0 控制器和PHY IP与英特尔至强（Intel Xeon）可扩展处理器（代号 Sapphire Rapids）间的PCIe 5.0的系统级成功互操作，在业内尚属首次。
1:40
-
产品更新：适用于移动SoC 的DesignWare IP 的广泛产品组合
获取适用于移动SoC 的DesignWare IP 的最近更新，包括MIPI C-PHY/D-PHY、USB 3.1 和UFS，其为当今先进的移动SoC 提供了所需要的吞吐量、带宽和效率。
7:05
-
可运行 SLAM 和 CNN、具有 ARC EV 处理器的 Inuitive NU4000 SoC
Inuitive 的 NU4000 3D 图像和视觉处理器，通过集成新思科技ARC EV 处理器，支持高品质 3D 深度处理器引擎、SLAM 加速器、计算机视觉和深度学习。
4:29
-
AI SoC聊天：用于AI加速器的主机处理器互连IP
为了支持主机到AI加速器的连接，AI芯片组可以使用PCI Express，CCIX和/或CXL，并且各有千秋。了解如何为您的AI SoC设计找到正确的互连。
5:24
-
AI SoC对话：内存接口IP-DDR，LPDDR，HBM，GDDR
构建AI SoC时，如何选择最佳的存储器接口？了解DDR，LPDDR，HBM和GDDR的市场趋势和挑战，以及Synopsys DesignWare IP是如何帮助您将项目更快地推向市场。
5:27
-
AI SoC趋势：用于内存/近内存计算的IP
AI芯片组需要大量数据支持并且其芯片具有很高的计算强度，因此会导致一些潜在的功耗问题。加入Synopsys研究员Jamil Kawa，了解内存/近内存计算，3D堆栈和其他创新项目是如何让芯片实现像人脑一样思考方法。
5:03
-
面向下一代PCIe的延迟经过优化的PAM-4架构
本视频演示简要描述了面向PCIe 5.0的DesignWare IP如何最大限度地降低风险并加快上市时间，以及Synopsys如何帮助设计师为下一代PAM-4 PCIe 6.0设计做准备。
5:42
-
PVT监控器IP方案
跟随着Rupal Gandhi一起来了解新思科技经过硅验证工艺的监控器与电压/温度传感器的IP方案。PVT监控器可向片上系统设计师提供实时反馈。
3:07
-
新一代DesignWare USB4 IP
新思科技DesignWare USB4 IP解决方案支持最新USB4标准，以及多种高速接口协议。USB4通过 Type-C接口同时提供数据、视频传输与设备供电，为数据传输提供了高效的技术保障。
2:57
- 加载更多
