通过DesignWare eUSB2 IP在先进工艺节点中实现USB 2.0
3:48
描述
相关视频
作为领先的 USB IP 供应商,Synopsys 为设计人员提供了高性能、低功耗且小巧的 IP 解决方案,以便通过具有成本效益的方式集成到系统级芯片设计中。Synopsys 凭借在 USB 和高速 SerDes 架构的开发与支持方面的专业知识,得以构建低风险、高质量的 USB IP 解决方案。
查看更多
查看更少
3:48
作为领先的 USB IP 供应商,Synopsys 为设计人员提供了高性能、低功耗且小巧的 IP 解决方案,以便通过具有成本效益的方式集成到系统级芯片设计中。Synopsys 凭借在 USB 和高速 SerDes 架构的开发与支持方面的专业知识,得以构建低风险、高质量的 USB IP 解决方案。
观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示,了解其卓越的性能、无缝互操作性以及合规测试的实际效果。
8:41
ECOC 2025 期间,新思科技在OIF 展台演示了224G PHY IP与新兴LPO模块和DAC线缆的互操作性功能。观看视频,了解如何在不进行DSP 清理的情况下实现强大性能。如想了解更多信息,请访问Synopsys.com/ethernet。
1:31
欢迎观看本演示,深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下,如何实现高可靠性的芯片间发射和接收链路,具备优异的眼图和极低的误码率(BER)。该 IP 支持 40Gbps 速率,并可扩展至 64Gbps,满足 AI 大规模扩展的需求。
0:59
探索新思科技 PCIe 7.0 IP 在完整生态系统中的演示:从线缆互连到压力眼图测试和硅验证。了解真实环境中卓越的信号完整性、误码率裕度与互操作性。
10:35
了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现,通过 2m DAC 实现 PAM4 数据传输,展示前向纠错(FEC)误码率与纠错后无差错链路,为 UALink 和超以太网技术提供横向与纵向扩展连接方案。
1:42
高损耗信道会限制224G系统设计的传输距离和性能裕量。在DesignCon 2026的演示中,新思科技 224G IP采用经过硅验证的PHY、业界领先的DSP和均衡技术,在合作伙伴的信道上实现了高裕量和低BER。
7:04