什么是 ASIP Designer?
5:03
描述
相关视频
了解新思科技的ASIP Designer工具套件如何使用单一输入规范生成具有高度优化的C编译器,指令集仿真器,汇编器,链接器和调试器以及可综合RTL的SDK。该工具具有快速的架构探索功能以及快速更改处理器模型的能力,可以根据您的特定要求轻松优化处理器。
查看更多
查看更少
5:03
了解新思科技的ASIP Designer工具套件如何使用单一输入规范生成具有高度优化的C编译器,指令集仿真器,汇编器,链接器和调试器以及可综合RTL的SDK。该工具具有快速的架构探索功能以及快速更改处理器模型的能力,可以根据您的特定要求轻松优化处理器。
了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现,通过 2m DAC 实现 PAM4 数据传输,展示前向纠错(FEC)误码率与纠错后无差错链路,为 UALink 和超以太网技术提供横向与纵向扩展连接方案。
1:42
观看新思科技和Samtec共同展示PCIe 7.0互操作性,采用新思科技PCIe 7.0 IP解决方案和Samtec的NovaRay互连技术在2m40dB信道上实现了128 Gbps速率和出色的误码率表现,超越PCIe 7.0规范要求。
2:33
观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示,了解其卓越的性能、无缝互操作性以及合规测试的实际效果。
8:41
观看新思科技PCIe 6.x IP 解决方案(包含 PHY 和控制器)与博通交换机如何实现 64 GT/s速率的互操作性。该演示重点介绍了采用新思科技和博通技术的产品如何降低设计风险并加快 AI/HPC 部署速度。
2:31
在2025年OFC和DesignCon展会上,新思科技(Synopsys)与TeraSignal联合展示了PCIe 6.x和112G光链路互操作演示。该演示具有先进诊断、链路训练和实时眼图监测功能,这项尖端技术为先进芯片开发显著降低了风险。
2:12
欢迎观看本演示,深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下,如何实现高可靠性的芯片间发射和接收链路,具备优异的眼图和极低的误码率(BER)。该 IP 支持 40Gbps 速率,并可扩展至 64Gbps,满足 AI 大规模扩展的需求。
0:59