什么是 ASIP Designer?
5:03
描述
相关视频
了解新思科技的ASIP Designer工具套件如何使用单一输入规范生成具有高度优化的C编译器,指令集仿真器,汇编器,链接器和调试器以及可综合RTL的SDK。该工具具有快速的架构探索功能以及快速更改处理器模型的能力,可以根据您的特定要求轻松优化处理器。
查看更多
查看更少
5:03
了解新思科技的ASIP Designer工具套件如何使用单一输入规范生成具有高度优化的C编译器,指令集仿真器,汇编器,链接器和调试器以及可综合RTL的SDK。该工具具有快速的架构探索功能以及快速更改处理器模型的能力,可以根据您的特定要求轻松优化处理器。
欢迎观看本演示,深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下,如何实现高可靠性的芯片间发射和接收链路,具备优异的眼图和极低的误码率(BER)。该 IP 支持 40Gbps 速率,并可扩展至 64Gbps,满足 AI 大规模扩展的需求。
0:59
观看全球互操作性最强的 新思科技224G IP 亮相 DesignCon '25,带来包括 Flyover 和 1m-DAC 等 LR 通道以及 VSR 通道在内的性能展示。了解新思科技 IP 如何为 AI 集群和互联实现向上/向外的扩展连接。
7:31
点击视频,进一步了解在 SC 2024大会上使用新思科技 CXL 3.x IP 和 Teledyne LeCroy 系统进行的全球首次 CXL 3.1 互操作演示。新思科技的 CXL 3. IP 作为端点系统,在实际操作中达到了 64 GT/s 的速率,成为实现下一代内存高效链路的重要里程碑。
2:59
观看新思科技 224G IP 在环回测试架构中通过 1 米 DAC 实现长距传输、展示卓越性能的演示。了解新思科技如何为超以太网Ultra Ethernet、UALink 和 1.6T 高速网络提供新一代解决方案。
1:27
与行业专家一起解读新思科技 224G PHY IP 的业界领先芯片性能。了解全新架构创新如何通过下一代 DAC 技术实现超低误码率,为 AI/HPC 工作负载提供高性价比的长距离连接解决方案。
6:59
观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示,了解其卓越的性能、无缝互操作性以及合规测试的实际效果。
8:41