半导体IP产品更新: DesignWare PCIe 5.0 IP最新热点汇集
6:04
描述
相关视频
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
查看更多
查看更少
6:04
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
探索新思科技 PCIe 7.0 IP 在完整生态系统中的演示:从线缆互连到压力眼图测试和硅验证。了解真实环境中卓越的信号完整性、误码率裕度与互操作性。
10:35
高损耗信道会限制224G系统设计的传输距离和性能裕量。在DesignCon 2026的演示中,新思科技 224G IP采用经过硅验证的PHY、业界领先的DSP和均衡技术,在合作伙伴的信道上实现了高裕量和低BER。
7:04
观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示,了解其卓越的性能、无缝互操作性以及合规测试的实际效果。
8:41
了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现,通过 2m DAC 实现 PAM4 数据传输,展示前向纠错(FEC)误码率与纠错后无差错链路,为 UALink 和超以太网技术提供横向与纵向扩展连接方案。
1:42
与行业专家一起解读新思科技 224G PHY IP 的业界领先芯片性能。了解全新架构创新如何通过下一代 DAC 技术实现超低误码率,为 AI/HPC 工作负载提供高性价比的长距离连接解决方案。
6:59
欢迎观看本演示,深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下,如何实现高可靠性的芯片间发射和接收链路,具备优异的眼图和极低的误码率(BER)。该 IP 支持 40Gbps 速率,并可扩展至 64Gbps,满足 AI 大规模扩展的需求。
0:59