半导体IP产品更新: DesignWare PCIe 5.0 IP最新热点汇集
6:04
描述
相关视频
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
查看更多
查看更少
6:04
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
Interested in upscaling images with AI? Join Gordon Cooper for an update on SR-GAN with ARC EV Processors.
2:46
在2023年欧洲光通信展(ECOC)上,新思科技使用 8 通道的 LR 112G 以太网 PHY IP 和 800G MAC/PCS, 通过 DAC 通道与试验程序、分析仪及第三方 800G EVB 进行互操作,显示链接、数据包接收/传输、FEC 直方图及其他性能指标。
2:46
点击视频,详细了解新思科技 224G 以太网 PHY IP 和 PCIe 7.0 通过线性可插拔光学器件后展示出的卓越性能。线性驱动光学器件具有卓越的节能潜力,对下一代 HPC 芯片至关重要。
1:43
点击视频,深入了解新思科技推出的业界首个 UALink 和超以太网 IP 解决方案,它们专为扩展加速器链路,构建大规模人工智能网络而打造。这些解决方案旨在满足对基于标准的高带宽、低延迟加速器的互联需求,可以释放下一代人工智能和高性能计算芯片的潜力。
2:56
点击视频,进一步了解在 SC 2024大会上使用新思科技 CXL 3.x IP 和 Teledyne LeCroy 系统进行的全球首次 CXL 3.1 互操作演示。新思科技的 CXL 3. IP 作为端点系统,在实际操作中达到了 64 GT/s 的速率,成为实现下一代内存高效链路的重要里程碑。
2:59
点击视频,观看新思科技 USB4 v2 PHY IP 以 80 Gbps 高速传输数据的演示,它能在最恶劣的信道条件下展现出卓越的 RX 性能,推动了包括边缘 AI 在内的下一代超高性能 USB 产品的发展。
3:14