半导体IP产品更新: DesignWare PCIe 5.0 IP最新热点汇集
6:04
描述
相关视频
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
查看更多
查看更少
6:04
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
观看新思科技如何携手Nubis通过长距离铜缆与光链路实现PCIe 7.0和PCIe 6.x互操作性,了解如何为下一代连接技术实现先进的长距离传输与高性能表现。
3:47
在2025年OFC和DesignCon展会上,新思科技(Synopsys)与TeraSignal联合展示了PCIe 6.x和112G光链路互操作演示。该演示具有先进诊断、链路训练和实时眼图监测功能,这项尖端技术为先进芯片开发显著降低了风险。
2:12
ECOC 2025 期间,新思科技在OIF 展台演示了224G PHY IP与新兴LPO模块和DAC线缆的互操作性功能。观看视频,了解如何在不进行DSP 清理的情况下实现强大性能。如想了解更多信息,请访问Synopsys.com/ethernet。
1:31
观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示,了解其卓越的性能、无缝互操作性以及合规测试的实际效果。
8:41
欢迎观看本演示,深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下,如何实现高可靠性的芯片间发射和接收链路,具备优异的眼图和极低的误码率(BER)。该 IP 支持 40Gbps 速率,并可扩展至 64Gbps,满足 AI 大规模扩展的需求。
0:59
与行业专家一起解读新思科技 224G PHY IP 的业界领先芯片性能。了解全新架构创新如何通过下一代 DAC 技术实现超低误码率,为 AI/HPC 工作负载提供高性价比的长距离连接解决方案。
6:59