半导体IP产品更新: DesignWare PCIe 5.0 IP最新热点汇集
6:04
描述
相关视频
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
查看更多
查看更少
6:04
迅速了解 Synopsys' DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。
观看新思科技如何携手Nubis通过长距离铜缆与光链路实现PCIe 7.0和PCIe 6.x互操作性,了解如何为下一代连接技术实现先进的长距离传输与高性能表现。
3:47
观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示,了解其卓越的性能、无缝互操作性以及合规测试的实际效果。
8:41
高损耗信道会限制224G系统设计的传输距离和性能裕量。在DesignCon 2026的演示中,新思科技 224G IP采用经过硅验证的PHY、业界领先的DSP和均衡技术,在合作伙伴的信道上实现了高裕量和低BER。
7:04
ECOC 2025 期间,新思科技在OIF 展台演示了224G PHY IP与新兴LPO模块和DAC线缆的互操作性功能。观看视频,了解如何在不进行DSP 清理的情况下实现强大性能。如想了解更多信息,请访问Synopsys.com/ethernet。
1:31
与行业专家一起解读新思科技 224G PHY IP 的业界领先芯片性能。了解全新架构创新如何通过下一代 DAC 技术实现超低误码率,为 AI/HPC 工作负载提供高性价比的长距离连接解决方案。
6:59
面对日益增长的带宽需求、信号损耗挑战以及合规复杂性,PCIe 设计正面临严峻考验。本视频将呈现 新思科技 在 DesignCon 2026 展会上的多项 PCIe IP 演示,涵盖高速信号传输、互操作性以及合规性与协议分析领域,全方位展示其应对当前及下一代 PCIe 系统的成熟解决方案。
8:20