全部专辑

全部专辑

输入术语以搜索视频

主页
芯片设计与验证
半导体IP
在线课程
5G
云
人物采访
光学解决方案

产品更新: 用 DesignWare OTP NVM IP 为IoT SoCs 保驾护航

3:24

描述

相关视频

Krishna Balachandran将讨论如何使用Synopsys DesignWare OTP NVM IP保护 SoC 数据和物联网连接。凭借着12多年的与客户的合力研发和部署，新思科技已经成为行业内基于antifuse的OTP NVM IP的领导者.

查看更多

查看更少

分享

相关视频

在半导体IP

播放视频新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示，了解其卓越的性能、无缝互操作性以及合规测试的实际效果。

8:41
播放视频新思科技 UCIe-A IP 助力 AI 扩展，实现芯片间高速互联

新思科技 UCIe-A IP 助力 AI 扩展，实现芯片间高速互联

欢迎观看本演示，深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下，如何实现高可靠性的芯片间发射和接收链路，具备优异的眼图和极低的误码率（BER）。该 IP 支持 40Gbps 速率，并可扩展至 64Gbps，满足 AI 大规模扩展的需求。

0:59
播放视频 First USB4 v2 PHY IP Receiver Unveiled at DesignCon 2025 | 首款 USB4 v2 PHY IP 接收器亮相 DesignCon 2025

First USB4 v2 PHY IP Receiver Unveiled at DesignCon 2025 | 首款 USB4 v2 PHY IP 接收器亮相 DesignCon 2025

点击视频，观看新思科技 USB4 v2 PHY IP 以 80 Gbps 高速传输数据的演示，它能在最恶劣的信道条件下展现出卓越的 RX 性能，推动了包括边缘 AI 在内的下一代超高性能 USB 产品的发展。

3:14
播放视频新思科技与TeraSignal全球首发PCIe 6.x和112G光链路互操作演示

新思科技与TeraSignal全球首发PCIe 6.x和112G光链路互操作演示

在2025年OFC和DesignCon展会上，新思科技（Synopsys）与TeraSignal联合展示了PCIe 6.x和112G光链路互操作演示。该演示具有先进诊断、链路训练和实时眼图监测功能，这项尖端技术为先进芯片开发显著降低了风险。

2:12
播放视频新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

观看新思科技和Samtec共同展示PCIe 7.0互操作性，采用新思科技PCIe 7.0 IP解决方案和Samtec的NovaRay互连技术在2m40dB信道上实现了128 Gbps速率和出色的误码率表现，超越PCIe 7.0规范要求。

2:33
播放视频 224G PHY IP 支持 2m+ DAC 传输，亮相 2025 年台积公司 OIP 大会

224G PHY IP 支持 2m+ DAC 传输，亮相 2025 年台积公司 OIP 大会

了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现，通过 2m DAC 实现 PAM4 数据传输，展示前向纠错（FEC）误码率与纠错后无差错链路，为 UALink 和超以太网技术提供横向与纵向扩展连接方案。

1:42

分享本视频

嵌入

Size: x pixels