全部专辑

全部专辑

输入术语以搜索视频

主页
芯片设计与验证
半导体IP
在线课程
5G
云
人物采访
光学解决方案

新思科技IP核产品更新系列：高性能 DesignWare 存储接口IP

2:56

描述

相关视频

想了解最新的新思科技 DesignWare 存储接口IP 吗？用于DDR5, LPDDR5, 以及HBM2/2E 。此外，我们还将教您如何使用我们的高性能、低功耗和面积的IP来配备你的 DRAM ！

查看更多

查看更少

分享

相关视频

在半导体IP

播放视频 224G PHY IP 支持 2m+ DAC 传输，亮相 2025 年台积公司 OIP 大会

224G PHY IP 支持 2m+ DAC 传输，亮相 2025 年台积公司 OIP 大会

了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现，通过 2m DAC 实现 PAM4 数据传输，展示前向纠错（FEC）误码率与纠错后无差错链路，为 UALink 和超以太网技术提供横向与纵向扩展连接方案。

1:42
播放视频新思科技 PCIe IP 解决方案：亮相 DesignCon 2026 大会，全面展示性能、合规性和互操作性

新思科技 PCIe IP 解决方案：亮相 DesignCon 2026 大会，全面展示性能、合规性和互操作性

面对日益增长的带宽需求、信号损耗挑战以及合规复杂性，PCIe 设计正面临严峻考验。本视频将呈现新思科技在 DesignCon 2026 展会上的多项 PCIe IP 演示，涵盖高速信号传输、互操作性以及合规性与协议分析领域，全方位展示其应对当前及下一代 PCIe 系统的成熟解决方案。

8:20
播放视频新思科技与博通在 PCI-SIG DevCon 2025 上实现 PCIe 6.x 互操作性的里程碑

新思科技与博通在 PCI-SIG DevCon 2025 上实现 PCIe 6.x 互操作性的里程碑

观看新思科技PCIe 6.x IP 解决方案（包含 PHY 和控制器）与博通交换机如何实现 64 GT/s速率的互操作性。该演示重点介绍了采用新思科技和博通技术的产品如何降低设计风险并加快 AI/HPC 部署速度。

2:31
播放视频新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示，了解其卓越的性能、无缝互操作性以及合规测试的实际效果。

8:41
播放视频新思科技 UCIe-A IP 助力 AI 扩展，实现芯片间高速互联

新思科技 UCIe-A IP 助力 AI 扩展，实现芯片间高速互联

欢迎观看本演示，深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下，如何实现高可靠性的芯片间发射和接收链路，具备优异的眼图和极低的误码率（BER）。该 IP 支持 40Gbps 速率，并可扩展至 64Gbps，满足 AI 大规模扩展的需求。

0:59
播放视频新思科技224G PHY 支持 2m+ 直连铜缆，助力 AI 规模网络建设

新思科技224G PHY 支持 2m+ 直连铜缆，助力 AI 规模网络建设

与行业专家一起解读新思科技 224G PHY IP 的业界领先芯片性能。了解全新架构创新如何通过下一代 DAC 技术实现超低误码率，为 AI/HPC 工作负载提供高性价比的长距离连接解决方案。

6:59

分享本视频

嵌入

Size: x pixels