全部专辑

全部专辑

输入术语以搜索视频

主页
芯片设计与验证
半导体IP
在线课程
5G
云
人物采访
光学解决方案

新思科技IP核产品更新系列：高性能 DesignWare 存储接口IP

2:56

描述

相关视频

想了解最新的新思科技 DesignWare 存储接口IP 吗？用于DDR5, LPDDR5, 以及HBM2/2E 。此外，我们还将教您如何使用我们的高性能、低功耗和面积的IP来配备你的 DRAM ！

查看更多

查看更少

分享

相关视频

在半导体IP

播放视频 800G 以太网子系统成功实现与生态系统的链路级互操作

800G 以太网子系统成功实现与生态系统的链路级互操作

在2023年欧洲光通信展（ECOC）上，新思科技使用 8 通道的 LR 112G 以太网 PHY IP 和 800G MAC/PCS，通过 DAC 通道与试验程序、分析仪及第三方 800G EVB 进行互操作，显示链接、数据包接收/传输、FEC 直方图及其他性能指标。

2:46
播放视频新思科技展示业界首款完整的 USB4 设备 IP 演示平台

新思科技展示业界首款完整的 USB4 设备 IP 演示平台

新思科技的 USB4 设备 IP 解决方案可以让开发者打造出业界领先的 USB4 设备产品。经过验证的 USB4 IP 可加快上市时间并降低风险。点击视频，了解新思科技在 HAPS 平台上部署的 USB4 设备路由器和 USB4 PHY IP。

1:52
播放视频 PCIe 7.0 在128Gbps 速度中表现出出色的数据速率性能

PCIe 7.0 在128Gbps 速度中表现出出色的数据速率性能

点击视频，了解新思科技 PCIe IP 的演示，包括展示 128 Gbps PAM-4 眼图的 PCIe 演示、PCIe 6.0 电缆演示以及展示从 EP 到 RC 64 GT/s 的端到端演示！

3:02
播放视频 PCIe 6.0 PHY 端到端非重定时 E-O-E（电光电）链路

PCIe 6.0 PHY 端到端非重定时 E-O-E（电光电）链路

使用 OpenLight 的 PIC，可在完整的 E-O-E 链路上查看新思科技 PCIe 6.0 PHY 电气均衡功能，无需重定时器即可实现线性/直接驱动。该演示展示了一种可实现数据中心高能效、低延迟解耦的途径。

3:40
播放视频面向台积公司 N3 工艺的新思科技 UCIe PHY IP 展示出极佳的链路余量

面向台积公司 N3 工艺的新思科技 UCIe PHY IP 展示出极佳的链路余量

新思科技UCie PHY IP 面向台积公司 N3E 工艺，成功实现了die-to-die 通信和开阔的眼图。PHY 采用了 N3 工艺实现了一次性流片成功和行业领先的性能水平。

1:10
播放视频 224G 和 112G 以太网 PHY IP 实现超过 800Gbps 的速度

224G 和 112G 以太网 PHY IP 实现超过 800Gbps 的速度

点击视频，了解新思科技在 DesignCon 2024 大会上展示的各中以太网 IP ，包括全球首个 224G 的异步真长距离演示，该演示可均衡 40+dB 的插入损耗；以及224G、112G 和 800G 的以太网互操作演示。

8:40

分享本视频

嵌入

Size: x pixels