DesignWare 112G 以太网 PHY IP 插损补偿能力
5:25
描述
相关视频
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求,支持FinFET工艺的一系列节点,具有领先的功耗、性能和面积,适用于高性能计算SoC芯片。
查看更多
查看更少
5:25
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求,支持FinFET工艺的一系列节点,具有领先的功耗、性能和面积,适用于高性能计算SoC芯片。
在此视频访谈中,了解SK hyni的DRAM技术营销团队领导Keith Kim讨论 3.6Gbps HBM2E的广泛采用,以及与Synopsys的成功合作(以最大速度来验证的DesignWare HBM2E IP)。
5:53
了解ARC EV处理器如何将同时定位和地图绘制(SLAM)与神经网络引擎相结合,以在识别对象的同时构建周围环境的地图。
5:49
听听我们产品专家John Swanson介绍新思科技的用于时间敏感网络(TSN)的DesignWare以太网IP,该IP符合IEEE标准,可在汽车ADAS和工业自动机中实现可预测的保证延迟。
2:57
新思科技汽车IP组合支持ISO 26262功能安全、AEC-Q100可靠性以及ISO 9001质量管理标准,支持先进的FinFET工艺, 兼容SoC开发与安全管理的架构。从这里可以获取最新内容。
8:46
该视频演示了有DesignWare MIPI C-PHY / D-PHY IP与C-PHY模式下的图像传感器互操作的能力,每三倍速率高达3.5 Gsps,D-PHY模式每通道速率高达4.5 Gbps,FinFET工艺中可用,针对摄像头和显示器等应用。
6:03
ASIP Designer:设计、实现、编程和验证自定义处理器的有效方式
5:21