DesignWare 112G 以太网PHY IP JTOL 与ITOL 性能
2:42
描述
相关视频
该视频显示了台积电N7工艺中使用的新思科技112G以太网PHY IP以IEEE指定的误码率(BER)通过了抖动和干扰容限测试。具有一系列领先功率,性能和面积的IP可在一系列FinFET工艺中用于高性能计算SoC。
查看更多
查看更少
2:42
该视频显示了台积电N7工艺中使用的新思科技112G以太网PHY IP以IEEE指定的误码率(BER)通过了抖动和干扰容限测试。具有一系列领先功率,性能和面积的IP可在一系列FinFET工艺中用于高性能计算SoC。
在此视频访谈中,了解SK hyni的DRAM技术营销团队领导Keith Kim讨论 3.6Gbps HBM2E的广泛采用,以及与Synopsys的成功合作(以最大速度来验证的DesignWare HBM2E IP)。
5:53
加入Synopsys接口IP专家Manmeet Walia,一同了解在扩展AI SoC和系统的前提下,通过使用Die to Die接口方案如何最大程度地减少延迟和功耗的趋势。
7:45
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求,支持FinFET工艺的一系列节点,具有领先的功耗、性能和面积,适用于高性能计算SoC芯片。
5:25
3:59
ASIP Designer:设计、实现、编程和验证自定义处理器的有效方式
5:21
听听我们产品专家John Swanson介绍新思科技的用于时间敏感网络(TSN)的DesignWare以太网IP,该IP符合IEEE标准,可在汽车ADAS和工业自动机中实现可预测的保证延迟。
2:57