Advancing PCIe 6.0 Designs with DesignWare IP | 利用DesignWare IP推进PCIe 6.0设计
10:59
描述
相关视频
本视频详细介绍了设计人员如何成功转向PCIe 6.0技术,满足存储、重定时器和AI加速器等一系列应用的延迟、功率和性能要求。
查看更多
查看更少
10:59
本视频详细介绍了设计人员如何成功转向PCIe 6.0技术,满足存储、重定时器和AI加速器等一系列应用的延迟、功率和性能要求。
欢迎观看本演示,深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下,如何实现高可靠性的芯片间发射和接收链路,具备优异的眼图和极低的误码率(BER)。该 IP 支持 40Gbps 速率,并可扩展至 64Gbps,满足 AI 大规模扩展的需求。
0:59
了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现,通过 2m DAC 实现 PAM4 数据传输,展示前向纠错(FEC)误码率与纠错后无差错链路,为 UALink 和超以太网技术提供横向与纵向扩展连接方案。
1:42
ECOC 2025 期间,新思科技在OIF 展台演示了224G PHY IP与新兴LPO模块和DAC线缆的互操作性功能。观看视频,了解如何在不进行DSP 清理的情况下实现强大性能。如想了解更多信息,请访问Synopsys.com/ethernet。
1:31
观看新思科技如何携手Nubis通过长距离铜缆与光链路实现PCIe 7.0和PCIe 6.x互操作性,了解如何为下一代连接技术实现先进的长距离传输与高性能表现。
3:47
与行业专家一起解读新思科技 224G PHY IP 的业界领先芯片性能。了解全新架构创新如何通过下一代 DAC 技术实现超低误码率,为 AI/HPC 工作负载提供高性价比的长距离连接解决方案。
6:59
在2025年OFC和DesignCon展会上,新思科技(Synopsys)与TeraSignal联合展示了PCIe 6.x和112G光链路互操作演示。该演示具有先进诊断、链路训练和实时眼图监测功能,这项尖端技术为先进芯片开发显著降低了风险。
2:12