全部专辑

全部专辑

输入术语以搜索视频

主页
芯片设计与验证
半导体IP
在线课程
5G
云
人物采访
光学解决方案

Advancing PCIe 6.0 Designs with DesignWare IP | 利用DesignWare IP推进PCIe 6.0设计

10:59

描述

相关视频

本视频详细介绍了设计人员如何成功转向PCIe 6.0技术，满足存储、重定时器和AI加速器等一系列应用的延迟、功率和性能要求。

查看更多

查看更少

分享

相关视频

在半导体IP

播放视频新思科技 224G IP 亮相 DesignCon 2025 展示 1.6Tbps AI 网络生态系统互操作性

新思科技 224G IP 亮相 DesignCon 2025 展示 1.6Tbps AI 网络生态系统互操作性

观看全球互操作性最强的新思科技224G IP 亮相 DesignCon '25，带来包括 Flyover 和 1m-DAC 等 LR 通道以及 VSR 通道在内的性能展示。了解新思科技 IP 如何为 AI 集群和互联实现向上/向外的扩展连接。

7:31
播放视频新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示，了解其卓越的性能、无缝互操作性以及合规测试的实际效果。

8:41
播放视频 Synopsys and Teledyne LeCroy Collaborate to Demonstrate World's First CXL 3.1 Interoperability Demonstration | 新思科技和 Teledyne LeCroy 携手展示全球首个 CXL 3.1 互操作演示

Synopsys and Teledyne LeCroy Collaborate to Demonstrate World's First CXL 3.1 Interoperability Demonstration | 新思科技和 Teledyne LeCroy 携手展示全球首个 CXL 3.1 互操作演示

点击视频，进一步了解在 SC 2024大会上使用新思科技 CXL 3.x IP 和 Teledyne LeCroy 系统进行的全球首次 CXL 3.1 互操作演示。新思科技的 CXL 3. IP 作为端点系统，在实际操作中达到了 64 GT/s 的速率，成为实现下一代内存高效链路的重要里程碑。

2:59
播放视频新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

观看新思科技和Samtec共同展示PCIe 7.0互操作性，采用新思科技PCIe 7.0 IP解决方案和Samtec的NovaRay互连技术在2m40dB信道上实现了128 Gbps速率和出色的误码率表现，超越PCIe 7.0规范要求。

2:33
播放视频新思科技与博通在 PCI-SIG DevCon 2025 上实现 PCIe 6.x 互操作性的里程碑

新思科技与博通在 PCI-SIG DevCon 2025 上实现 PCIe 6.x 互操作性的里程碑

观看新思科技PCIe 6.x IP 解决方案（包含 PHY 和控制器）与博通交换机如何实现 64 GT/s速率的互操作性。该演示重点介绍了采用新思科技和博通技术的产品如何降低设计风险并加快 AI/HPC 部署速度。

2:31
播放视频新思科技在 2025 年台积公司 Symposium大会上展示基于 1 米 DAC 的长距 224G IP

新思科技在 2025 年台积公司 Symposium大会上展示基于 1 米 DAC 的长距 224G IP

观看新思科技 224G IP 在环回测试架构中通过 1 米 DAC 实现长距传输、展示卓越性能的演示。了解新思科技如何为超以太网Ultra Ethernet、UALink 和 1.6T 高速网络提供新一代解决方案。

1:27

分享本视频

嵌入

Size: x pixels