Perceive Ergo chip integrates ARC processor and security IP | 集成ARC处理器和安全IP的Perceive Ergo芯片
3:04
描述
相关视频
观看视频,了解Perceive Ergo芯片如何通过集成新思科技ARC处理器和安全IP,为边缘设备提供超低功耗的高性能计算。
查看更多
查看更少
3:04
观看视频,了解Perceive Ergo芯片如何通过集成新思科技ARC处理器和安全IP,为边缘设备提供超低功耗的高性能计算。
欢迎观看本演示,深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下,如何实现高可靠性的芯片间发射和接收链路,具备优异的眼图和极低的误码率(BER)。该 IP 支持 40Gbps 速率,并可扩展至 64Gbps,满足 AI 大规模扩展的需求。
0:59
与行业专家一起解读新思科技 224G PHY IP 的业界领先芯片性能。了解全新架构创新如何通过下一代 DAC 技术实现超低误码率,为 AI/HPC 工作负载提供高性价比的长距离连接解决方案。
6:59
高损耗信道会限制224G系统设计的传输距离和性能裕量。在DesignCon 2026的演示中,新思科技 224G IP采用经过硅验证的PHY、业界领先的DSP和均衡技术,在合作伙伴的信道上实现了高裕量和低BER。
7:04
观看新思科技如何携手Nubis通过长距离铜缆与光链路实现PCIe 7.0和PCIe 6.x互操作性,了解如何为下一代连接技术实现先进的长距离传输与高性能表现。
3:47
开发者正在探索将 PCIe 应用于光学连接,以延长传输距离并控制信号损耗。在本次演示中,新思科技 PCIe 7.0 IP 在搭载 EML 驱动器的光链路上成功运行,重点展示了其在信号完整性和均衡性能力方面的表现,为未来部署 PCIe 光学连接解决方案奠定基础。
1:16
了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现,通过 2m DAC 实现 PAM4 数据传输,展示前向纠错(FEC)误码率与纠错后无差错链路,为 UALink 和超以太网技术提供横向与纵向扩展连接方案。
1:42