Design Compiler和STA分析介绍
1:59:01
描述
相关视频
本课程详细讲解了芯片设计过程中RTL到门级网表的实现,逻辑综合流程,STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。旨在帮助设计人员掌握融合芯片Signoff设计流程,优化最佳功能,以业界最佳的全流程质量和最短的获得结果时间加速交付下一代芯片设计。
查看更多
查看更少
1:59:01
本课程详细讲解了芯片设计过程中RTL到门级网表的实现,逻辑综合流程,STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。旨在帮助设计人员掌握融合芯片Signoff设计流程,优化最佳功能,以业界最佳的全流程质量和最短的获得结果时间加速交付下一代芯片设计。
本课程介绍了基于新思科技ZeBu平台的虚拟主机方案。
29:21
在本视频中,您将了解硅工艺技术和3DIC封装的最新进步如何使不同的电阻提取技术成为可能,以及StarRC是如何支持这些技术的。
3:08
本视频展示了如何使用 Saber 的查表 (TLU) 建模实用程序。TLU 是一种极其灵活和有用的建模方法只要您能使用表格数据描述行为。请务必在观看视频之后完成实验 8。
4:32
分析和解决零部件上的过应力可以实现稳健性设计。通过几个简单的步骤,SaberRD就可以实现自动化的应力分析。请务必在观看视频之后完成实验15,以完成整个视频培训系列教程。
5:26
通过芯片生命周期监测与分析获得可行性见解
1:23
本视频以MOSFET为例子,展示了SaberRD功率半导体器件的特征化建模的方法。此方法同样适用于IGBT,BJT等功率器件。请务必在观看视频之后完成实验10。
11:28