引领自主芯片设计时代 - 欢迎来到 DSO.ai

浅析StarRC Standalone Netlist Reducer

随着提取网表的大小不断增加，寄生优化对于在不影响精度的同时，实现高效仿真运行时间至关重要。

2:32

新技术揭秘：面向设计和验证工程师的先进 Euclide 技术

该视频解了设计和验证工程师在开发过程中面临的各种挑战，然后揭秘了先进的 Synopsys Euclide 技术。

4:00

使用 Foundation IP 和 Fusion Compiler 帮助下一代产品设计

使用 DesignWare Foundation IP & Fusion Compiler 时可以实现 1+1 大于 2。与 Raymond 和 Yung 一起了解那些从 Fusion Compiler 的机器学习与 Foundation IP 单元和存储器硬核的组合中所受益的客户心得。

4:23

设计一颗芯片有多难？

芯片设计开发者将上百亿个晶体管集成到一个总面积低于手指甲尺寸的芯片上，从微米级到纳米级再到正在探索的量子级，人类在数字世界中求解物理世界问题的能力越来越强大。一场探索星辰大海的旅程，你准备好了吗？

4:33

开箱首映：验证硬件市场稳居C位的HAPS-100

本视频包含了HAPS系统平台的进化史，HAPS-100的五大优势详解以及上电实操示范。

6:07

新思科技“万物智能”时代

0:45