面向下一代PCIe的延迟经过优化的PAM-4架构
5:42
描述
相关视频
本视频演示简要描述了面向PCIe 5.0的DesignWare IP如何最大限度地降低风险并加快上市时间,以及Synopsys如何帮助设计师为下一代PAM-4 PCIe 6.0设计做准备。
查看更多
查看更少
5:42
本视频演示简要描述了面向PCIe 5.0的DesignWare IP如何最大限度地降低风险并加快上市时间,以及Synopsys如何帮助设计师为下一代PAM-4 PCIe 6.0设计做准备。
使用 OpenLight 的 PIC,可在完整的 E-O-E 链路上查看新思科技 PCIe 6.0 PHY 电气均衡功能,无需重定时器即可实现线性/直接驱动。该演示展示了一种可实现数据中心高能效、低延迟解耦的途径。
3:40
新思科技UCie PHY IP 面向台积公司 N3E 工艺,成功实现了die-to-die 通信和开阔的眼图。PHY 采用了 N3 工艺实现了一次性流片成功和行业领先的性能水平。
1:10
点击视频, 了解ECOC 2023(欧洲光通信会议)上,新思科技 112 PHY IP 与 OpenLight 的 PIC 在光电链路中的卓越性能。在该演示中,您将看到新思科技 112G TX 和 RX 在均衡信道损耗的同时,展示了出色的 BER 和 TDECQ 性能。
2:32
点击视频,观看新思科技和是德科技(Keysight)共同展示业界首个以 80Gbps PAM-3 信号传输的 USB4 v2 PHY IP 演示。USB4 v2 支持通过一根 USB Type-C 线缆同步显示高分辨率、高刷新率显示、快速存储和供电!
5:22
新思科技的 USB4 设备 IP 解决方案可以让开发者打造出业界领先的 USB4 设备产品。经过验证的 USB4 IP 可加快上市时间并降低风险。点击视频,了解新思科技在 HAPS 平台上部署的 USB4 设备路由器和 USB4 PHY IP。
1:52
点击视频,了解新思科技在 DesignCon 2024 大会上展示的各中以太网 IP ,包括全球首个 224G 的异步真长距离演示,该演示可均衡 40+dB 的插入损耗;以及224G、112G 和 800G 的以太网互操作演示。
8:40