DesignWare 112G 以太网 PHY IP 插损补偿能力
5:25
描述
相关视频
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求,支持FinFET工艺的一系列节点,具有领先的功耗、性能和面积,适用于高性能计算SoC芯片。
查看更多
查看更少
5:25
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求,支持FinFET工艺的一系列节点,具有领先的功耗、性能和面积,适用于高性能计算SoC芯片。
点击视频,观看新思科技和是德科技(Keysight)共同展示业界首个以 80Gbps PAM-3 信号传输的 USB4 v2 PHY IP 演示。USB4 v2 支持通过一根 USB Type-C 线缆同步显示高分辨率、高刷新率显示、快速存储和供电!
5:22
点击视频,了解新思科技 PCIe IP 的演示,包括展示 128 Gbps PAM-4 眼图的 PCIe 演示、PCIe 6.0 电缆演示以及展示从 EP 到 RC 64 GT/s 的端到端演示!
3:02
点击视频,了解新思科技在 DesignCon 2024 大会上展示的各中以太网 IP ,包括全球首个 224G 的异步真长距离演示,该演示可均衡 40+dB 的插入损耗;以及224G、112G 和 800G 的以太网互操作演示。
8:40
使用 OpenLight 的 PIC,可在完整的 E-O-E 链路上查看新思科技 PCIe 6.0 PHY 电气均衡功能,无需重定时器即可实现线性/直接驱动。该演示展示了一种可实现数据中心高能效、低延迟解耦的途径。
3:40
在2023年欧洲光通信展(ECOC)上,新思科技使用 8 通道的 LR 112G 以太网 PHY IP 和 800G MAC/PCS, 通过 DAC 通道与试验程序、分析仪及第三方 800G EVB 进行互操作,显示链接、数据包接收/传输、FEC 直方图及其他性能指标。
2:46
新思科技UCie PHY IP 面向台积公司 N3E 工艺,成功实现了die-to-die 通信和开阔的眼图。PHY 采用了 N3 工艺实现了一次性流片成功和行业领先的性能水平。
1:10