DesignWare 112G 以太网 PHY IP 插损补偿能力
5:25
描述
相关视频
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求,支持FinFET工艺的一系列节点,具有领先的功耗、性能和面积,适用于高性能计算SoC芯片。
查看更多
查看更少
5:25
新思科技112G PHY 接收器在不同数量通道插入损耗下的性能。该IP 达到了各项标准的要求,支持FinFET工艺的一系列节点,具有领先的功耗、性能和面积,适用于高性能计算SoC芯片。
点击视频,了解新思科技 PCIe IP 的演示,包括展示 128 Gbps PAM-4 眼图的 PCIe 演示、PCIe 6.0 电缆演示以及展示从 EP 到 RC 64 GT/s 的端到端演示!
3:02
使用 OpenLight 的 PIC,可在完整的 E-O-E 链路上查看新思科技 PCIe 6.0 PHY 电气均衡功能,无需重定时器即可实现线性/直接驱动。该演示展示了一种可实现数据中心高能效、低延迟解耦的途径。
3:40
点击视频, 了解ECOC 2023(欧洲光通信会议)上,新思科技 112 PHY IP 与 OpenLight 的 PIC 在光电链路中的卓越性能。在该演示中,您将看到新思科技 112G TX 和 RX 在均衡信道损耗的同时,展示了出色的 BER 和 TDECQ 性能。
2:32
新思科技UCie PHY IP 面向台积公司 N3E 工艺,成功实现了die-to-die 通信和开阔的眼图。PHY 采用了 N3 工艺实现了一次性流片成功和行业领先的性能水平。
1:10
新思科技 USB4 设备 IP 能够助力开发者快速推出差异化的 USB4 外设产品,缩短上市时间并降低风险。新思科技还可提供 USB4 主机 IP。点击视频,了解如何使用 USB4 主机到主机连接实现无缝数据传输。
1:14
新思科技的 USB4 设备 IP 解决方案可以让开发者打造出业界领先的 USB4 设备产品。经过验证的 USB4 IP 可加快上市时间并降低风险。点击视频,了解新思科技在 HAPS 平台上部署的 USB4 设备路由器和 USB4 PHY IP。
1:52