全部专辑

全部专辑

输入术语以搜索视频

主页
芯片设计与验证
半导体IP
在线课程
5G
云
人物采访
光学解决方案

Perceive Ergo chip integrates ARC processor and security IP | 集成ARC处理器和安全IP的Perceive Ergo芯片

3:04

描述

相关视频

观看视频，了解Perceive Ergo芯片如何通过集成新思科技ARC处理器和安全IP，为边缘设备提供超低功耗的高性能计算。

查看更多

查看更少

分享

相关视频

在半导体IP

播放视频新思科技 UCIe-A IP 助力 AI 扩展，实现芯片间高速互联

新思科技 UCIe-A IP 助力 AI 扩展，实现芯片间高速互联

欢迎观看本演示，深入了解新思科技 UCIe IP 在先进制程工艺及 CoWoS 封装下，如何实现高可靠性的芯片间发射和接收链路，具备优异的眼图和极低的误码率（BER）。该 IP 支持 40Gbps 速率，并可扩展至 64Gbps，满足 AI 大规模扩展的需求。

0:59
播放视频 224G PHY IP 支持 2m+ DAC 传输，亮相 2025 年台积公司 OIP 大会

224G PHY IP 支持 2m+ DAC 传输，亮相 2025 年台积公司 OIP 大会

了解2025 年台积公司 OIP 大会上的224G PHY IP 性能表现，通过 2m DAC 实现 PAM4 数据传输，展示前向纠错（FEC）误码率与纠错后无差错链路，为 UALink 和超以太网技术提供横向与纵向扩展连接方案。

1:42
播放视频新思科技在 2025 年台积公司 Symposium大会上展示基于 1 米 DAC 的长距 224G IP

新思科技在 2025 年台积公司 Symposium大会上展示基于 1 米 DAC 的长距 224G IP

观看新思科技 224G IP 在环回测试架构中通过 1 米 DAC 实现长距传输、展示卓越性能的演示。了解新思科技如何为超以太网Ultra Ethernet、UALink 和 1.6T 高速网络提供新一代解决方案。

1:27
播放视频新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

新思科技在 PCI-SIG '25 上展示 PCIe 6.x 和 7.0 IP：合作伙伴联合演示与合规测试

观看新思科技在 PCI-SIG 2025 大会上与 Semtech、Teledyne LeCroy、Keysight、Viavi 和 GRL 联合进行的 PCIe 6.x 和 7.0 IP 互操作性现场演示，了解其卓越的性能、无缝互操作性以及合规测试的实际效果。

8:41
播放视频新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

观看新思科技和Samtec共同展示PCIe 7.0互操作性，采用新思科技PCIe 7.0 IP解决方案和Samtec的NovaRay互连技术在2m40dB信道上实现了128 Gbps速率和出色的误码率表现，超越PCIe 7.0规范要求。

2:33
播放视频新思科技在ECOC 2025上演示224G PHY IP与LPO模块和DAC线缆的互操作性

新思科技在ECOC 2025上演示224G PHY IP与LPO模块和DAC线缆的互操作性

ECOC 2025 期间，新思科技在OIF 展台演示了224G PHY IP与新兴LPO模块和DAC线缆的互操作性功能。观看视频，了解如何在不进行DSP 清理的情况下实现强大性能。如想了解更多信息，请访问Synopsys.com/ethernet。

1:31

分享本视频

嵌入

Size: x pixels