Design Compiler和STA分析介绍
1:59:01
描述
相关视频
本课程详细讲解了芯片设计过程中RTL到门级网表的实现,逻辑综合流程,STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。旨在帮助设计人员掌握融合芯片Signoff设计流程,优化最佳功能,以业界最佳的全流程质量和最短的获得结果时间加速交付下一代芯片设计。
查看更多
查看更少
1:59:01
本课程详细讲解了芯片设计过程中RTL到门级网表的实现,逻辑综合流程,STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。旨在帮助设计人员掌握融合芯片Signoff设计流程,优化最佳功能,以业界最佳的全流程质量和最短的获得结果时间加速交付下一代芯片设计。
本课程带你了解大规模ASIC原型验证的重要性以及对高性能ASIC原型验证平台的要求,包括HAPS与高性能ASIC原型验证的发展历史以及在不断的变革中适应各种原型需求。
31:19
本课程将介绍用于超短距离的die-to-die数据传输连接的几种不同用例,以及在寻找用于die-to-die链接的高速PHY IP时要考虑的基本注意事项。
23:47
来自三星的资深工程师Raghavendra Swami Sadhu总结了在设计高性能全芯片SoC面临的挑战。他讨论了Fusion Compiler的高容量和由DFT支持的RTL-to-GDSII流程以及它是如何提升模块布局。
15:34
1:25:32
ZeBu Server 4利用其独特的快速仿真架构、最先进的商用FPGA以及基于FPGA的仿真软件创新,为用户提供比传统硬件仿真解决方案高出两倍的性能。
25:26
本课程主要基于VCS最新版,介绍VCS在质量、性能以及容量方面的提高,最先进的高级仿真技术(提高性能),以及新一代全方位的Verdi/debug手段。
1:04:03