使用Static解决跨时钟域问题
29:23
描述
相关视频
典型的数字电路中存在着大量跨时钟域信号,这些信号会导致什么问题?这些问题的原理是什么?基本的解决方法又是什么?本课程将会针对CDC的上述基础问题,进行一 一介绍,并给出了CDC结构检查的问题类别和主要步骤。
查看更多
查看更少
29:23
典型的数字电路中存在着大量跨时钟域信号,这些信号会导致什么问题?这些问题的原理是什么?基本的解决方法又是什么?本课程将会针对CDC的上述基础问题,进行一 一介绍,并给出了CDC结构检查的问题类别和主要步骤。
来自三星的资深工程师Raghavendra Swami Sadhu总结了在设计高性能全芯片SoC面临的挑战。他讨论了Fusion Compiler的高容量和由DFT支持的RTL-to-GDSII流程以及它是如何提升模块布局。
15:34
本课程详细讲解了芯片设计过程中RTL到门级网表的实现,逻辑综合流程,STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。
1:59:01
本课程系统介绍了新思科技物理实现工具-IC Compiler II,从图形界面、数据准备、自动布局布线流程和客户支持全面在线教学。
58:31
本课程带你了解大规模ASIC原型验证的重要性以及对高性能ASIC原型验证平台的要求,包括HAPS与高性能ASIC原型验证的发展历史以及在不断的变革中适应各种原型需求。
31:19
本课程主要介绍PCIe市场的发展趋势,及Synopsys PCIe DesignWare在不同应用领域的特性,重点介绍了针对最新PCIe Gen5,Synopsys提供的完整解决方案。
29:43
本课程将介绍用于超短距离的die-to-die数据传输连接的几种不同用例,以及在寻找用于die-to-die链接的高速PHY IP时要考虑的基本注意事项。
23:47