带你了解不一样的HAPS与高性能ASIC原型验证

Design Compiler和STA分析介绍

本课程详细讲解了芯片设计过程中RTL到门级网表的实现，逻辑综合流程，STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。

1:59:01

Die-to-Die 连接无处不在

本课程将介绍用于超短距离的die-to-die数据传输连接的几种不同用例，以及在寻找用于die-to-die链接的高速PHY IP时要考虑的基本注意事项。

23:47

如何部署Fusion Compiler ——我们的旅程

来自三星的资深工程师Raghavendra Swami Sadhu总结了在设计高性能全芯片SoC面临的挑战。他讨论了Fusion Compiler的高容量和由DFT支持的RTL-to-GDSII流程以及它是如何提升模块布局。

15:34

使用Static解决跨时钟域问题

本课程将会针对CDC的上述基础问题，进行一 一介绍，并给出了CDC结构检查的问题类别和主要步骤。

29:23

新思科技模拟电路设计工具介绍

1:25:32

新思科技 PCIe DesignWare IP, 及PCIe Gen5 解决方案

本课程主要介绍PCIe市场的发展趋势，及Synopsys PCIe DesignWare在不同应用领域的特性，重点介绍了针对最新PCIe Gen5，Synopsys提供的完整解决方案。

29:43