-
新思科技展示基于线性可插拔光学器件的 PCIe 7.0 和 224G
点击视频，详细了解新思科技 224G 以太网 PHY IP 和 PCIe 7.0 通过线性可插拔光学器件后展示出的卓越性能。线性驱动光学器件具有卓越的节能潜力，对下一代 HPC 芯片至关重要。
1:43
-
新思科技全新 PCIe 6.0 IP 与英特尔 PCIe 6.0 测试芯片实现成功互操作
点击视频，在英特尔 2023 创新大会上，新思科技PCIe 6.0 IP 和英特尔支持 PCIe 6.0 测试芯片成功实现互操作，这是 PCIe 技术发展的重要里程碑。该Demo通过采用新思科技和英特尔硬件以及Teledyne LeCroy Summit M616，展示了 64GT/s 的链路稳健性和多种速度变化。
3:51
-
新思科技 PCIe 6.0 端到端链路流量分析
2023 PCI-SIG 开发者大会上，高级研发工程师 Rehan Iqbal 仔细展示了新思科技 PCIe 6.0 端到端解决方案。
2:45
-
新思科技在 PCI-SIG DevCon 2023 上介绍 PCIe 6.0 端到端的硬件建链和性能
在 PCI-SIG DevCon 2023 大会上，新思科技 PCIe & CXL 产品经理 Gary Ruggles 介绍了新思科技 PCIe 6.0 控制器和 PHY IP 从主机到设备端到端系统中的应用，该系统使用 Teledyne LeCroy 的中继器和分析器来展示有效载荷大小对吞吐量的影响。
4:29
-
新思科技 224G/112G 以太网 PHY IP 和 PCIe 6.0 IP 亮相 DesignCon 2023
本视频通过七个例子展示了新思科技 224G 和 112G 以太网 PHY IP，新思科技 PCIe 6.0 IP 与第三方通道和SerDes 进行互操作的性能。
7:21
-
新思科技PCIe 6.0 IP发送和接收与Keysight设备的成功互操作
本期DesignCon 2022视频展示了新思科技 PCIe 6.0 PHY IP 中开阔的PAM-4眼图，Keysight示波器上优良的抖动特性解析、出色的接收器性能以及仿真与实测的一致性。
1:31
-
利用DesignWare IP推进PCIe 6.0设计
本视频详细介绍了设计人员如何成功转向PCIe 6.0技术，满足存储、重定时器和AI加速器等一系列应用的延迟、功率和性能要求。
10:59
-
新思科技和 Samtec 演示用于 AI 硬件设计的 PCIe 6.0 IP、连接器和电缆系统
这个视频展示了采用新思科技针对 PCIe 6.0 的 DesignWare PHY IP，以最大通路衰耗运行，并使用可配置的、基于 GPU 的AI/ML 系统中的Samtec的连接器。
0:54
-
DesignCon 2021：112G以太网和PCIe 6.0 IP的性能与互操作性演示
本视频介绍新思科技的硅验证DesignWare 112G以太网和PCIe 6.0 PHY IP解决方案，它与Samtec的AI/ML边缘连接器和Amphenol的直连铜缆（DAC）成功进行互操作，以最高性能实现卓越的比特误码率。
1:20
-
PCIe 6.0 的 DesignWare 控制器和 PHY IP
观看新思科技PCIe 6.0 技术的完整 IP 解决方案演示，展示了控制器在 FLIT 模式下以 64GT/s 速度的运行，以及 5 纳米工艺的PAM-4 PHY 在32dB PCIe 通道实现了优于PCIe规范两个数量级的 BER。
5:48
-
新思科技（Synopsys）与英特尔（Intel） Full System PCIe 5.0的完整系统互通互操作成功
本视频展示了新思科技DesignWare PCIe 5.0 控制器和PHY IP与英特尔至强（Intel Xeon）可扩展处理器（代号 Sapphire Rapids）间的PCIe 5.0的系统级成功互操作，在业内尚属首次。
1:40
-
面向下一代PCIe的延迟经过优化的PAM-4架构
本视频演示简要描述了面向PCIe 5.0的DesignWare IP如何最大限度地降低风险并加快上市时间，以及Synopsys如何帮助设计师为下一代PAM-4 PCIe 6.0设计做准备。
5:42
- 加载更多
