全部专辑

全部专辑

输入术语以搜索视频

主页
芯片设计与验证
半导体IP
在线课程
5G
云
人物采访
光学解决方案

返回 "PCIE" 的搜索结果

跨生态系统的 PCIe 7.0 IP：线缆、信号完整性测试与合规性

10:35

描述

相关视频

探索新思科技 PCIe 7.0 IP 在完整生态系统中的演示：从线缆互连到压力眼图测试和硅验证。了解真实环境中卓越的信号完整性、误码率裕度与互操作性。

查看更多

查看更少

分享

相关视频

对于 "PCIE"

播放视频新思科技与TeraSignal全球首发PCIe 6.x和112G光链路互操作演示

新思科技与TeraSignal全球首发PCIe 6.x和112G光链路互操作演示

在2025年OFC和DesignCon展会上，新思科技（Synopsys）与TeraSignal联合展示了PCIe 6.x和112G光链路互操作演示。该演示具有先进诊断、链路训练和实时眼图监测功能，这项尖端技术为先进芯片开发显著降低了风险。

2:12
播放视频新思科技 PCIe DesignWare IP, 及PCIe Gen5 解决方案

新思科技 PCIe DesignWare IP, 及PCIe Gen5 解决方案

本课程主要介绍PCIe市场的发展趋势，及Synopsys PCIe DesignWare在不同应用领域的特性，重点介绍了针对最新PCIe Gen5，Synopsys提供的完整解决方案。

29:43
播放视频 Synopsys to Introduce PCIe 6.0 End-to-End Hardware Link Building and Performance at PCI-SIG DevCon 2023 | 新思科技在 PCI-SIG DevCon 2023 上介绍 PCIe 6.0 端到端的硬件建链和性能

Synopsys to Introduce PCIe 6.0 End-to-End Hardware Link Building and Performance at PCI-SIG DevCon 2023 | 新思科技在 PCI-SIG DevCon 2023 上介绍 PCIe 6.0 端到端的硬件建链和性能

在 PCI-SIG DevCon 2023 大会上，新思科技 PCIe & CXL 产品经理 Gary Ruggles 介绍了新思科技 PCIe 6.0 控制器和 PHY IP 从主机到设备端到端系统中的应用，该系统使用 Teledyne LeCroy 的中继器和分析器来展示有效载荷大小对吞吐量的影响。

4:29
播放视频当DesignWare PHY IP 遇见 PCIe 5.0

当DesignWare PHY IP 遇见 PCIe 5.0

了解新思科技DesignWare PHY IP 如何支持PCIe 5.0 Rev.1规范要求的所有关键特性。

4:38
播放视频新思科技 PCIe IP 解决方案：亮相 DesignCon 2026 大会，全面展示性能、合规性和互操作性

新思科技 PCIe IP 解决方案：亮相 DesignCon 2026 大会，全面展示性能、合规性和互操作性

面对日益增长的带宽需求、信号损耗挑战以及合规复杂性，PCIe 设计正面临严峻考验。本视频将呈现新思科技在 DesignCon 2026 展会上的多项 PCIe IP 演示，涵盖高速信号传输、互操作性以及合规性与协议分析领域，全方位展示其应对当前及下一代 PCIe 系统的成熟解决方案。

8:20
播放视频新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

新思科技PCIe 7.0携手Samtec：在PCI-SIG 2025上展示2m40dB通道互操作性

观看新思科技和Samtec共同展示PCIe 7.0互操作性，采用新思科技PCIe 7.0 IP解决方案和Samtec的NovaRay互连技术在2m40dB信道上实现了128 Gbps速率和出色的误码率表现，超越PCIe 7.0规范要求。

2:33

分享本视频

嵌入

Size: x pixels