Design Compiler和STA分析介绍
1:59:01
描述
相关视频
本课程详细讲解了芯片设计过程中RTL到门级网表的实现,逻辑综合流程,STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。旨在帮助设计人员掌握融合芯片Signoff设计流程,优化最佳功能,以业界最佳的全流程质量和最短的获得结果时间加速交付下一代芯片设计。
查看更多
查看更少
1:59:01
本课程详细讲解了芯片设计过程中RTL到门级网表的实现,逻辑综合流程,STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法。旨在帮助设计人员掌握融合芯片Signoff设计流程,优化最佳功能,以业界最佳的全流程质量和最短的获得结果时间加速交付下一代芯片设计。
本课程系统介绍了新思科技物理实现工具-IC Compiler II,从图形界面、数据准备、自动布局布线流程和客户支持全面在线教学。
58:31
本课程主要介绍PCIe市场的发展趋势,及Synopsys PCIe DesignWare在不同应用领域的特性,重点介绍了针对最新PCIe Gen5,Synopsys提供的完整解决方案。
29:43
本课程将会针对CDC的上述基础问题,进行一 一介绍,并给出了CDC结构检查的问题类别和主要步骤。
29:23
1:25:32
ZeBu Server 4利用其独特的快速仿真架构、最先进的商用FPGA以及基于FPGA的仿真软件创新,为用户提供比传统硬件仿真解决方案高出两倍的性能。
25:26
本课程带你了解大规模ASIC原型验证的重要性以及对高性能ASIC原型验证平台的要求,包括HAPS与高性能ASIC原型验证的发展历史以及在不断的变革中适应各种原型需求。
31:19